# ◎ 公 開 特 許 公 報 (A) 昭64-8670

@Int\_Cl.1

H 01 L 29/78

識別記号 301 庁内整理番号 X-8422-5F H-8422-5F ❸公開 昭和64年(1989)1月12日

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

MOS電界効果トランジスタ

②特 願 昭62-162289

②出 願 昭62(1987)7月1日

⑫発 明 者 長

長谷川 充彦

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

愈出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

30代理人 弁理士 青木 朗 外3名

## 明細音

## 1. 発明の名称

MOS電界効果トランジスタ

#### 2. 特許請求の範囲

1. MOS電界効果トランジスタのソース領域、ドレイン領域およびチャネル領域の半導体部分がウェハ基板(11,31)の平面に対してほぼ垂直な側面を有する直方体状であり、該直方体状半導体部分(12,33)の高さがその幅よりも大きくかつゲート電極(14,34)が前記ウェハ基板(11,31)の平面に垂直方向に延在することを特徴とするMOS電界効果トランジスタ。

2. 前記直方体状半導体部分(12) がシリコンウェハ基板(11) の一部であることを特徴とする特許はの範囲第1項記載のMOS電界効果トランジスタ。

3. 前記直方体状半導体部分 (33) が絶縁膜・(32) を備えたウェハ基板 (31) 上に形成された単結晶シリコン膜 (37) の一部であることを特徴とする特許請求の範囲第1項記載のMOS電界効

## 果トランジスタ。

4. 前記ゲート電極 (14,34) が前記直方体状 半導体部分 (12,33) の片側側面から上面を越え て反対側側面まで延在していることを特徴とする 特許請求の範囲第1項記載のMOS電界効果トラ ンジスタ。

## 3. 発明の詳細な説明

### (概要)

MOSFETのソース、ドレインおよびチャネル領域の半導体部分が直方体状であり、その高さが幅よりも大きくかつゲート電極がウェハ基板の平面に垂直方向に延在する。チャネルが主として直方体状半導体部分の側面に沿って形成される。

# (産業上の利用分野)

本発明は、半導体装置、より詳しくはMOS電界効果トランジスタ(FET)に関するものであ

#### (従来の技術)

従来の一般的なHOSFEIは第7図の断面斜視図に 示すように半導体基板 (シリコンウェハ) 1の姿 面上に厚い絶縁膜(酸化膜) 2 と薄い絶縁膜(ゲ - ト酸化膜) 3とが形成され、半週体基板1内に ソース領域4およびドレイン領域5が形成され、 そしてゲート電板(多結品シリコン又はアルミニ ウムの電極) 6 をソース・ドレイン間領域 (チャ ネル領域)の上方で絶縁脱2、3上に形成されて いる。また、SOI(Silicon on insulator) 構造の MOSFETも知られている(例えば、S.M.Sze(Editor)。 "VLSI TECHNOLOGY ", McGraw-Hill, 1983, pp.80 -85参照)。このSOI構造NOSFETにおいては、 シリコンの島状部分は長手方向に垂角な断面でそ の高さが幅よりも小さくかつ長手方向で順にソー ス領域、チャネル領域およびドレイン領域が形成 されている。

## (発明が解決しようとする問題点)

IC.LSI などの半導体装置の高集積化にともな

り、また、基板への電圧印加ではフローティング 状態のSOI基板の電位が変動し、フロントのし きい値電圧(V th)シフトにつながり、さらに、 下地絶縁膜が厚くなると、FETの動作電位(± 5 V)程度)よりかなり高い電位(±数+V)の 電圧が必要になるなどの欠点がある。界面リーク 電波の抑制を行なう別の方策が求められている。

## (問題点を解決するための手段)

上述の課題は次のようなMOSFETを提供することによって解決され、それはMOSFETのソース領域、ドレイン領域およびチャネル領域の半導体部分がウェハ基板の平面に対してほぼ垂直な側面を有する直方体状であり、該直方体状半導体部分の高さがその幅よりも大きくかつゲート電極が前記ウェハ基板の平面に垂直方向に延在することを特徴とするMOSFETである。

一般的なNOSFETであれば、直方体状半導体部分がシリコンウェハ基板の一部であることは好ましく、また、SOI構造NOSFETであれば、絶縁膜上

って、個々のMOSFETの微細化が図れており、このために、MOSFETのチャネル長しおよびチャネル幅 W (第7図)をも小さくしなければならない。このように微細化でチャネル長しおよびチャネル幅 Wを小さくすると、利得定数 B 値が小さくなる間 とないないとしていくとショートチャネル果が生じることになるので、 B 値を大きくするにはチャネル幅を大きく (長く) する方向での方策が求められている。

また、SOI構造NOSPETでは、シリコン島状部分と絶縁層との界面でのソース・ドレイン間リーク電流が発生する。従来はこの界面リーク電流を抑制するためにイオン注入やシリコン基板への電圧印加(バックゲート制御化)がなされている。イオン注入では注入後の熱処理による不純物の再分布によりフロントのしきい値電圧(Vin)のシフト、逆導電型不純物注入によるチャネルコンダクタンスの減少によるβ値の減少などの欠点があ

の単結晶シリコン層の一部であることは好ましい。 ゲート電極が直方体状半導体部分の片側側面から上角を越えて反対側側面まで延在してチャネル 幅が長くなっていることは好ましい。

#### (実施例)

以下、派付図面を参照して、本発明をその好ま しい実施態様例によって詳しく説明する。

#### 例 1

第1図はシリコンウェハ基板の一部を直方体状 半導体部分とした本発明に係るMOSFETの概略所面 斜視図であり、第2a図~第2e図および第3図 はこのMOSFETを製造する過程を説明する図である。

第1図に示したMOSFETをPチャネルMOSトランジスタとして、n型シリコン (SI)ウェハ基板 I J の一部をその高さが幅よりも大きい直方体状 半選体部分12にし、この部分をソース領域、ドレイン領域およびチャネル領域にし、かつチャネル領域に対応する絶縁膜13上にゲート電極14 が設けられている。本発明にしたがって、直方体

状半導体部分12の側面はウェハ基板11の平面に対してほぼ垂直であり、そしてゲート電極14も側面に沿って存在するのでウェハ基板11の平面に対して垂直になっている。ゲート電極14は直方体部分12の両側に延在するので、ゲートの働きをするゲート電極は従来の場合よりも長くなり、第1図の場合でチャネル幅Wは高さhの2倍(W=2h)に対応する。そして、ゲート電極14の幅 & がチャネル長しに対応する。

第1図のNOSFETが次のようにして製造される。 まず、n型シリコンウェハ基板 1 1 を用意し、 第2 a 図に示すように熱酸化法(又は C V D 法) でSiO<sub>2</sub>膜 1 6 (厚さ: 0.2 μm) をウェハ基板 1 1 上に形成する。SiO<sub>2</sub>膜 1 6 上にレジストを塗 布し、露光・現像して所定パターンのレジスト層

レジスト層17をマスクとしてSiOx膜16を統 いてシリコンウェハ基板11を異方性エッチング によってエッチングして所定深さ(約1μm)の

みぞ18を形成する(第2b図)。レジスト層を除去したときの状態を第3図に示す。第2b図および第3図からわかるように、みぞ18によって四まれたシリコンウェハ基板の突起状部分は直方体状半導体部分12と電極コンタクト用のバッド状部分19および20とからなる。突起状部分の側面はウェハ基板11の平面に対してほぼ垂直になっている。

直方体状半導体部分12はその幅(厚さ)が高さよりも小さく、例えば、第2b図で幅が0.1 μmで高さ(みぞ深さ)が1μmである。

次に、バイアススパッタ法でSiO<sub>2</sub> (又はPSC) 膜(厚さ: 0.5 μm) 2 2 を、第 2 c 図に示すよ うに、みぞ 1 8 内に選択的に形成する。

放してn型ポリシリコン層としておく。

17を形成する。

ゲート電極パターンのレジスト層 (図示せず) をポリシリコン層14上に形成し、これをマスク としてエッチングしてポリシリコンゲート電棚 1 4 を、第 2 e 図および第 1 図に示すように、形 成する。別のレジスト層を形成し、これとポリシ リコンゲート電極14をマスクとして直方体状部 分12とバッド状部分19および20の表面上 SiO<sub>2</sub>膜16および23をエッチング除去する。レ ジスト層を残こしたままで、イオン注入法でP型 不純物 (ポロン) を直方体状部分12とパッド状 部分19および20のシリコンヘドープしてP・ 領域を形成する。レジスト除去後に、アニール熱 処理をしてこれらP・領域がゲート電板の両側で ソース領域およびドレイン領域となり、ゲート電 桶に覆われてドープされなかった直方体状部分 12の一部分がチャネル領域となる。

この場合には、第1図に示す構造のMOSFRIが得られて、チャネル幅Wは直方体状部分12の高さh (0.5 μm) の2倍 (L = 2 h) となり、チャ

ネル县 L は従来と同じようにゲート電極幅 *L* (0, 1 μm) に対応したものとなる。

そして、所定の配線(アルミニウム配線、図示せず)をゲート電極14のパッド部分、パッド状部分19および20に接触させて通常の方法で形成することになる。配線形成前にみぞを埋めるような平坦化の方策を施こすことが望ましい。

第4図は本発明に係るSOI構造MOSFETの概略 断面斜視図であり、第5図および第6図はこの MOSFETを製造する過程を説明する図である。

このSOI構造MOSFETでは、シリコンウェハ 板31上絶縁膜(SiO 環) 32の上に形成したシ リコン単結晶層の島において、チャネル領域域の あたその近くのソース領域およびドレイン領域の 直方体状部分33の高さaがその幅(厚さ) bよ りも大きく、かつこの直方体部分33の側面はウ ェハ基板31の平面に対してほぼ垂直である。チャネル領域に対応するゲート電極34が河い絶縁 腹(SiO 環)35上に形成されており、ゲート電

64 2

極34は直方体状部分33に沿ってウェハ基板に対して垂直に延びかつ直方体部分33の頂部でも 薄い絶縁膜35上にある。この場合には、チャネル幅Wは高さaの2倍と幅(厚さ)bとの合計 (W=2a+b)に対応する。そして、ゲート電 板34の幅とがチャネル長しに対応する。

このSOI構造MOSFETが次のようにして製造される。

まず、第5回に示すようにシリコンウェハ基板31上に熱酸化法によってSiOz膜32上にCVD法によってポリシリコン膜37(厚さ:0.5μm)を形成する。このポリシリコン膜37に関値電話(V·x)を所定値にするために不純物(例えば、リン)をイオン注入する。そして、レーザ照37を単結晶化(再結晶化)する。このようにして、単純なに、型単結晶シリコン膜37が形成される。

次に、単結晶シリコン膜37をリソグラフィ法

を単結晶シリコンの島40にドープし、P・領域を形成する。アニール熱処理をしてゲート電極フニール熱処理を砂板ではない、クリース領域を形成する。このソース領域およびで利用した。この形成方法はポリシリスが一ト電極34のである。なができる。なり、カースのとなる。なり、カースのとはでは、チャネルにはでいる。なけいできる。なり、カースのとはできる。なり、カースのとは、チャネルには、チャネルには、チャネルには、チャネルには、チャネルには、チャネルには、チャネルには、カースをは、カースをでは、カースをは、カースをで

そして、所定の配線(図示せず)をゲート電極 3 4 のパッド部分、パッド部分 3 8 および 3 9 に オーミック接触で形成する。

#### (発明の効果)

上述したようにMOSFETのチャネル幅を直方体状 半導体部分の高さでしかも両側を利用で 2 倍にす 無酸化法によって単結晶シリコンの島 4 0 の表面に薄いSiO₂膜(厚さ:5 0 nm) 3 5 (第 4 図)を形成する。全面に C V D 法によってポリシリコン膜を形成し、不純物(リン)拡散で導電性としてから、所定パターンに選択エッチングしてゲート電極 3 4 を形成する。このゲート電極 3 4 をマスクとしてイオン注入によって不純物(ポロン)

ることができるので従来よりも微細化にかかわらず長くすることができ、 p.値を高くすることができる。また、SOI構造MOSFETの場合には下地絶縁膜に接触しているチャネル領域の面積を従来よりも大幅に小さくできるので、それだけ界面リークを減らすことができる。

## 4. 図面の簡単な説明

第1図は本発明に係るMOSFETの概略断面斜視図であり、

第2a図~第2e図は第1図のMOSFETの製造工程を説明するMOSFETの概略断面図であり、

第3回は第1回のMOSFETの製造過程での部分斜視図であり、

第4図は本発明に係るSOI構造MOSFETの摂略 断面図であり、

第5図は第4図のMOSPETの製造過程での概略断面図であり、

類 6 図は第 4 図のMOSFETの製造過程での部分斜 視図であり、

第7図は従来のMOSFETの複略断面斜視図である。

- 11…シリコンウェハ基板、
- 12…直方体状部分、
- 14…ゲート電極、
- 16…SiO.膜、
- 19.20…パッド用部分、
- 2 2 ···SiOz膜、
- 31…シリコンウェハ基板、
- 3 2 … 絶縁膜、
- 3 3 … 直方体状部分、
- 34…ゲート電極、
- 3 5 ···SiO.膜、
- 40…単結晶シリコンの島。

## 特許出願人

富士通株式会社

## 特許出關代理人


弁理士 育 木

弁理士 西 舘 Ż


朗


弁理士 内 男 田

弁理士 山 口 Ż 昭




第 25 図






本発明のMOSFETの断面斜模図

第1図




第 2a 図


11 ・・・シリコンウェハ芸板 12 ・・・ 直方体状部分 14 ・・・ゲート 電板 16,22 ・・・SiO<sub>2</sub> 膜



第 2c 図




第 2d 図




第 2e 図


# 特開昭64-8670(6)




第 4 図



第 5 図





従来のMOSFETの断面斜視図

第 7 図